首页 > 英特尔 > Ice Lake架构深度解析 Intel的雅典娜女神
2019
08-12

Ice Lake架构深度解析 Intel的雅典娜女神

Thunderblot 3

原来阻挡人们使用Thunderblot(以下简称TB)设备的一大原因就是这个接口的使用成本略高,当TB3开始以USB Type-C接口的形式出现之后,使用率确实高上去不少,但是还有其他的拦路虎,其中一个就是TB需要主板搭载额外的芯片来使用,这个控制芯片并不便宜。终于在Ice Lake上面,Intel把TB控制器整合到了处理器里面,并且再也不会占据掉处理器提供的PCI-E总线数量或者是与PCH一起挤原本就已经拥挤不堪的DMI 3.0总线,而是在环形总线上面拥有了自己的位置。

Ice Lake架构深度解析 Intel的雅典娜女神

而且Intel大方的一下子就提供了4个之多的TB3接口,每个都是PCI-E 3.0 x4的满规格,也就是说,Ice Lake处理器其实一共拥有32条PCI-E 3.0通道,不过其中一半都是以TB3形式提供的,当然这些接口是支持USB模式的,当运行于USB 2.0状态时,会绕回到PCH上进行通信。

Ice Lake架构深度解析 Intel的雅典娜女神

当然也不是所有的厂商都会给足四个TB3接口,具体怎么配置还是得看OEM厂商,毕竟其他的配套芯片诸如USB PD所需要的独立IC都是会增加成本的,而TB接口还需要额外的Retimer芯片,不过Intel已经减半了所需的Retimer,两条TB3只需要1个Retimer就可以了。

Ice Lake架构深度解析 Intel的雅典娜女神

不过将TB控制器集成到CPU内部也使得整个System Agent的IO部分更为复杂了,上面是一张详细的原理图,一个Type-CIO路由(图上名为CIO Router)拥有两条PCI-E 3.0 x4与CPU相连,而CPU内部的显示控制引擎(图上的Display Engine)也要与这个Type-CIO路由相连,以控制Type-C接口所处的状态,并决定发送的信号。同时还有USB的xHCI也要跟Type-CIO连接,还要管理整个的内存统一性……

复杂的结构所导致的就是整体的延迟会增加,Intel将原因归结在电源控制上面,原本分离式的芯片很容易管理电源状态,但是整合进来之后每一个部分都有自己的电源状态需要管理,需要更为精细化的电源管理系统,而这就增加了总体的延迟。不过更为精细化的电源管理还是有好处的,那就是可以提高能耗效率,Intel方面称满载的一个TB3接口的芯片外加链路层将使用300mW的功率,四个加起来也只有1.2W。

值得一提的是,Intel已经做好了对于USB4的兼容,不过考虑到目前USB4仍处于草案阶段,不排除未来的修改使得兼容失效。不过目前只是针对Ice Lake的移动版本进行架构分析,当然也不排除Intel在桌面级的Ice Lake上面同样保留内部TB控制器。

题外话,TB3据说在Cannon Lake上面也是有的,但是夭折了。

内存控制器

现在内存控制器原生支持DDR4 3200/LPDDR4X 3733内存,原来Skylake上面的内存控制器顶多只能支持到DDR4 2666,还是八代的Coffee Lake以后的事情了。而随着DDR4内存的发展,默频上3000的内存条也开始出现了,内存控制器直接支持到DDR4 3200是一件不错的事情。而且随着处理器内核数量的增加,内存带宽也逐渐要开始成为处理器性能的一个瓶颈所在了,在我们的测试中,内存带宽对于游戏性能的影响还是比较明显的。

此前Intel的移动低压平台只能使用LPDDR3作为内存,而支持LPDDR4/X的一个好处就是可以在更低的功耗下面带来更强的性能,尤其是对于此次图形性能有比较大提升的Ice Lake来说,有着非常大的实际意义,因为内存带宽直接影响到GPU的实际表现。

GNA

Ice Lake架构深度解析 Intel的雅典娜女神

前面在讲内核的AI加速时提到了Uncore部分加入了GNA这个针对AI的硬件加速单元,目前并不知道太多有关于它的细节,就连具体名字都有两种说法,在Intel官方针对Windows Machine Learning的介绍网页中,它的全名为Gaussian Network Accelerator,而在很多介绍Ice Lake架构的文章中,它的名字又成了Gaussian Neural Accelerator。

目前已知的是该单元的功耗非常低,甚至会在SoC其余部分关闭的情况下继续工作,旨在提供稳定的AI加速性能,应用场景为语音识别之类。

图像处理单元

Ice Lake上面的图像处理单元(Image Process Unit)升级到了第4代,是的,你大概没有听说过Intel的CPU上面还有个图像处理单元,但它从Skylake开始就一直存在,不过只有在移动双核型号上有,属于DSP(数字信号处理器)范畴,为设备的相机提供影像处理功能。

Ice Lake上的IPU可以提供4K@30fps的视频拍摄能力,还有更好的硬件降噪能力,支持更多的相机,还支持将两个不同的相机比如一个抓IR信息一个抓RGB信息的两个相机模拟成一个设备来看待。

Intel方面称,他们正在向软件开放更多的IPU寄存器,以向应用提供更好的便利性,并且提供了对机器学习的支持。另外值得一提的是,Intel将之前PCH上集成的MIPI接口转移到了CPU上,未来可以用于接驳AI加速设备。

小结

Uncore部分可谓是发生了天翻地覆的改变,可以说是Ice Lake相对于之前Skylake变化最大的地方了,内建TB3控制器肯定会给未来的使用带来非常大的方便,小编个人非常喜欢这个改进。而其他的可以归于常规性质的功能性更新。

PCH改进

目前的Ice Lake平台上PCH和CPU是封装在同一块基板上的,PCH的提升同样是Ice Lake整个平台的提升。同样的,Ice Lake CPU通过DMI 3.0 x4总线与PCH相连,提供的带宽等同于PCI-E 3.0 x4。

Ice Lake架构深度解析 Intel的雅典娜女神

重新引入FIVR

FIVR其实早在Haswell架构中就已经被引入了,但是从Skylake开始又把它给去掉了,因为在当时FIVR确实表现不佳,导致了整体功耗和发热的增大。不过在Ice Lake上面,它又回归到了CPU和PCH的内部。Intel官方表示这么做可以节约整个平台的面积,并且简化OEM的电源设计。新的FIVR有着更高的电源效率,与整个平台的节能特性息息相关。看上去Intel也是解决了FIVR身上的一些毛病才放心将它集成进CPU和PCH内部的。

CNVi 2

其实Intel在这两年已经在出货的芯片组里面都加入了CNVi方案的Wi-Fi模块,这种方案将Wi-Fi网卡的部分电路转移到了芯片组的内部,而仍在外面充当一个射频模块的Wi-Fi网卡就可以做的非常小了,比如M.2 2230或者以1216规格直接焊在主板上。PCH内部的网卡与在外面的RF模块通过一条Intel专有的CNVi链路进行连接。

Ice Lake架构深度解析 Intel的雅典娜女神

Ice Lake的PCH上面这条特别的CNVi链路升级到了第二个版本,即CNVi 2。

Ice Lake架构深度解析 Intel的雅典娜女神

当然,支持的Wi-Fi标准还是由在外面的Wi-Fi网卡所决定的,方便OEM自定义,Intel此举是为了打破人们升级Wi-Fi路上的屏障(你倒是推动一下AX路由器降价啊),目前Intel有两张支持Wi-Fi 6标准的无线网卡:AX200/201。

关于Wi-Fi 6具体的提升之处,可以参考我们之前的文章:超能课堂(188) WiFi 6凭什么可以如此“六”?。

IO

这块就简单罗列一下数据。

6个USB 3.1(5Gbps)/10个USB 2.0

16条PCI-E 3.0,一般会有8条用于两个NVMe接口

3个SATA 3.0

eMMC 5.1

Intel没有提到UFS的支持。

小结

PCH的变化并不是很大,主要是常规的功能性提升。

封装、睿频与功耗多种功耗目标与不同封装方式

目前Ice Lake-U和Ice Lake-Y是两种目标TDP不同的系列,分别针对15~28W和7~12W来设计的,未来的移动标压级TDP约为45W,而桌面级目前未知。

Ice Lake架构深度解析 Intel的雅典娜女神

此次率先发布的11款低压和超低压也采取了两种不同的封装,U系列没有怎么变,还是老样子,而超低压就与往常不一样了,Intel使用了更加紧凑的封装方式,同时底部触点也相对更加紧密。

Ice Lake架构深度解析 Intel的雅典娜女神

动态调节 2.0

Ice Lake架构深度解析 Intel的雅典娜女神

新的动态调节2.0技术变化点看图就可以了,大致意思就是Ice Lake处理器不会像之前那样只能睿频18秒之后就回到基础频率,而是慢慢的降下来,整个过程比原先长了8秒。新技术还使用了机器学习来预测CPU将会吃到哪种类型的负载,然后智能调节功耗预算来尽可能地延长睿频时间。

总结

总的来看,Ice Lake是一代变化非常大的架构,无论是内核还是外面的各种组件。人们都说Intel挤牙膏,但怎么说呢,竞争对手所给的压力不够也是Intel挤牙膏的一个原因,但更多的原因恐怕是来自于这几年Intel在制程工艺上面遇到的难题,本来在Intel的Tick-Tock战略中,Cannon Lake是作为Skylake的制程升级版出现的,然而由于10nm的难产,Tick-Tock战略彻底失效,变成了PAO——制程-架构-优化战略之后,计划以10nm初代的角色推出,结果10nm比PAO战略的计划还要晚,但是竞争对手的Zen和Zen+架构开始给Intel压力了,没办法,Skylake加两个核用14nm++再顶一顶吧。这一顶就是将近两年过去了,Cannon Lake也被彻底的放弃了,上面的许多优化被Ice Lake所继承了下来。

从整体架构来看,Ice Lake在单线程性能上面继续冲高,而测试成绩也都印证了这一点:基础频率和加速频率都比前代更低的情况下单线程成绩能够将将打平,已经很不容易了。多核的话,Ringbus极限应该是十核左右,如果不采用Mesh架构,那么桌面版未来的Intel Ice Lake处理器还是会不敌AMD的Zen 2/3。

而在扩展性上面,Ice Lake还是比较良心的,TB3控制器的加入使得USB和TB设备不再需要挤占原本就有些不够的PCI-E 3.0总线,并且还预留了与USB4的兼容,在未来Ice Lake的优化版或者升级版上我们有望看到正式的USB 4支持。

Ice Lake也会是未来一段时间中Intel主力的架构,只不过等它来到桌面级还需要一段时间。Intel目前的产品线也是非常的混乱,有机会我们会单开一篇文章来捋一捋。



本文》有 0 条评论

留下一个回复